网络上关于QDR的资料极少除了厂家的数据手册几乎没有别的资料可以提供参考。这篇文档给大家提供一个参考希望对你们有帮助。1.什么是QDRQDR 芯片是一种同步流水线突发静态随机存取存储器SDRAM采用QDR架构和SDRAM(DDR)不同的是QDR SRAM的读写总线分开读取专用于读操作写入专用于写入操作。其芯片的接口及工作原理图示如图1所示(CY7C1512KV18为例)图1 DQR芯片内部及接口图示从图1可知QDR SRAM的芯片读写总线是分开的其内部的控制原理可以保证读写时序分开工作不影响读写同时工作下的性能这点SDRMA(DDR)有所不同在小数据量下带宽依旧能满足高带宽要。DDR此列在大数据量下地址连续的情况下优势更明显。2.如何使用以XILINX为例在7系列FPGA中QDR 融合在MIG IP中。图2 7系列QDR IP界面示意图在7系列以后FPGA(如U系列、U系列FPGA)中其IP为单独的在Search中查找QDRNAME中一般为QDRII SRAM。此部分IP配置可以根据QDR芯片的数据手册和XILINX IP的数据手册配置。由于QDR芯片的读写时序分开故XILINX IP的用户接口的时序也是分开的其接口定义如图3所示。图3 XILINX IP用户接口图示其中CMD为地址指令(如果是写则数据同时有效不具备DDR IP数据可以提前/延后2周期的用法)高有效ADDR为地址字段。QDR的写入读取时间单位从图4中可以窥见QDR读写时序延迟极低较SDRAM(DDR)DRAM延迟都更更低(组合延迟时序)。图4 QDR读写时序延迟XILINX IP用户接口时序图5 QDR XILINX USR接口时序此部分与XILINX DDR USR接口时序大同小异注意点前文已提及。图6为知网相关论文提供的时序图图6 知网文献时序图3.参考文献1.72-Mbit QDR® II SRAM Two-Word Burst Architecture - CY7C1525KV182.UG586 - XILINX3.知网论文