数字 IO 硬件原理Driver、Comparator、PMU 与 Active Load系列Advantest V93000 SmarTest 8 核心概念解析第 5 篇共 8 篇适合读者希望理解 ATE 数字测试卡前端电路原理的工程师前言知道怎么写 SmarTest 配置是一回事知道配置背后硬件在做什么是另一回事。本篇深入 V93000 数字测试卡如 PS1600、PS5000、PS9G的前端电路解释以下问题vih、vil、voh、vol、vt这些参数在硬件上对应什么term hiz/term load有什么实质区别Active Load 是怎么强制电流的电压钳位Clamping保护的是什么PMU 电流极性为什么要特别注意一、digInOut 前端电路总览V93000 每个数字通道的前端电路包含以下主要模块测试机内部 pogo pin → DUT ──────────────────────────────────────────────────── ┌── Driver ──────[50Ω]──────┐ Tristate Control ───────┤ (VIH/VIL/VT/VCH/VCL) │ └── Driver Clamp │ │ Pogo Pin 10105 ┌── Per-pin PMU ─────────────┤ AC relay ───────────────┤ (IFVM / VFIM) │ PMU relay ──────────────┤ │ └───────────────────────── │ │ ┌── Active Load ─────────────┤ │ (ioh / iol / vcom) │ └────────────────────────────┘ ┌── Dual-threshold Comparator──┐ │ Compare H: VOH │ │ Compare L: VOL │→ Test Processor └──────────────────────────────┘ ┌── Differential Receiver ─────┐ │ (用于差分接收) │→ Test Processor └──────────────────────────────┘这个前端电路中Driver 负责输出信号向 DUT 方向Comparator/Receiver 负责接收信号从 DUT 方向PMU 负责直流测量Active Load 提供可编程电流负载。同一个通道在不同配置下可以承担不同角色。二、终端模式Termination Mode信号的最后一公里Termination mode 定义了当 DUT 在输出信号时测试机如何对这路信号进行终端匹配。通过term xxx;在电平配置中设定。hi-Z 终端term hiz默认AB Driver 切换到高阻tristate状态传输线以未匹配的高阻终端收尾。适用场景对信号质量要求不高或 DUT 输出阻抗已内置匹配优点配置简单无需额外参数缺点可能产生反射导致信号波形有毛刺50Ω 终端term R50OhmAB Driver 不进入高阻而是通过内部 50Ω 电阻接到终端电压vt实现阻抗匹配。vt vih; // 终端到高电平常用于 ECL 信号 vt vil; // 终端到低电平 vt (vih vil) / 2.0; // 终端到中间电平适用场景高速单端信号需要最小化反射注意50Ω 匹配不支持 ClampingActive Load 终端term loadDriver 进入 hi-Z由 Active Load 电路提供可编程电流负载根据 pogo pin 电压与换向电压vcom也叫vt的大小关系决定源电流iol还是灌电流ioh。适用场景CMOS 输出信号的标准终端支持 Clamping可配合电压钳位使用差分终端模式差分连接使用两个配对的 pogo pin有专属的终端选项模式特点cctapCenter Tap默认差分两根传输线各接 50Ω 到公共终端电压vtcrossCross Termination两根传输线通过交叉连接的 100Ω 匹配Driver 为 hi-Zscope/scope-仅正端/负端信号连接差分接收器另一端接参考电压SmarTest 8 不支持三、Comparator接收逻辑的分类器Comparator比较器是测试机的眼睛将 DUT 输出的模拟电压判断为逻辑 H 或 L。单阈值比较器Single-threshold用一个参考电压VTH做判决VIN VTH → H逻辑高 VIN VTH → L逻辑低适用PS9G 的单端连接以及差分连接的 PS9G此时 VTH 比较的是差分电压 Vdiff_rec。双阈值比较器Dual-threshold用两个阈值VOH和VOL做判决中间地带为模糊区VIN VOH → H VOL ≤ VIN ≤ VOH → 不确定维持上次状态 VIN VOL → L适用PS1600、PS5000、PSSL 的单端连接。在 SmarTest 配置中对应// level set 中设置接收阈值 set level myLevelSet { voh 0.9V; // 判为 H 的最低电压 vol 0.3V; // 判为 L 的最高电压 }也可以将VOH VOL VTH来模拟单阈值行为无模糊区。差分比较器链对于差分连接PS1600、PS5000接收链是Vio_pos, Vio_neg ↓ 差分比较器输出 Vdiff_rec Vpos - Vneg限幅于 ±1.0V ↓ 单阈值或双阈值比较器比较 Vdiff_rec 与 VTH 或 VOH/VOL ↓ H 或 L注意此时VOH、VOL和VTH都是相对于差分电压 Vdiff_rec的阈值而不是绝对电压。PS1600 的 Vdiff_rec 限幅范围是 ±1.0VPSSL 的是 ±0.6V。四、Active Load可编程电流负载Active Load有源负载是 V93000 数字测试卡最独特的硬件特性之一。它是一个基于换向二极管桥的可编程电流源/汇电路。工作原理Active Load 根据 pogo pin 电压VPogoPin与换向电压VCom在 SmarTest 配置中用vt或vcom表示的大小关系来决定电流方向条件行为VCom VPogoPin向 DUT 源电流source currentiolVCom VPogoPin不流电流0A适用于 DUT 输出为 hi-Z 时VCom VPogoPin从 DUT 灌电流sink currentioh形象地理解Active Load 就像一个智能负载当 DUT 输出电压高于换向点就吸收电流低于换向点就注入电流帮助 DUT 信号快速切换。SmarTest 中的配置// 在 digInOut level set 中 set level myLevelSet { term load; // 选择 Active Load 终端 vt 1.0V; // 换向电压vcom ioh 2mA; // 灌电流上限DUT 输出高时 iol 2mA; // 源电流上限DUT 输出低时 }ioh和iol在 SmarTest 中始终以非负数指定代表电流大小极性由电路自动决定。特性曲线Real Active Load 的 I-V 特性是分段线性的围绕换向点有一段陡峭的线性区由低值 RActiveLoad 决定超出线性区后平台恒流由ioh/iol决定理想的 Active Load 为方波形 I-V 曲线实际由于 RActiveLoad 存在而变成斜线过渡。现代数字卡PS5000 等使用更小的 RActiveLoad使特性曲线更接近理想。不可用场景PS9G不支持 Active Load始终使用 50Ω 终端PS1600 HV vhh pogo pin不支持 Active Load五、电压钳位Voltage ClampingClamping 是一种保护机制将 DUT 输出信号的过冲和下冲限制在设定的上下边界内。为什么需要 Clamping当传输线阻抗不匹配例如 DUT 输出阻抗与测试机终端阻抗不一致时信号在换向时会产生反射形成过冲overshoot和下冲undershoot毛刺未钳位 ___ ___ | | | | ← 过冲/下冲毛刺 VCH ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ 正常信号区域 VCL ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ |___| 已钳位 毛刺被截断VCHClamp High和 VCLClamp Low定义了信号电压的硬性边界。支持 Clamping 的终端模式终端模式是否支持 Clampinghi-Z✅ 支持Active Load✅ 支持50ΩR50Ohm❌ 不支持Center Tap差分❌ 不支持Clamping 在电平配置中通过vchClamp High和vclClamp Low属性设置set level myLevelSet { term hiz; vch 2.0V; // 高端钳位电压 vcl -0.5V; // 低端钳位电压 }注意Clamping 只在 AB Driver 处于 hi-Z 状态时激活。当 Driver 主动驱动 VIH 或 VIL 时钳位电路自动去激活不会干扰正常的激励输出。PPMU 的电压/电流钳位Per-pin PMUPPMU在执行 IFVMForce Current / Measure Voltage或 VFIMForce Voltage / Measure Current时也有自己的钳位测量模式钳位属性用途IFVM电流源/测电压vclampHigh/vclampLow防止强制电流时出现过高/过低电压VFIM电压源/测电流iclampSink/iclampSource防止强制电压时出现过大电流SmarTest 内部机制确保PPMU relay 闭合前先激活钳位 → 测量完毕后才去激活 → 最后断开 relay。顺序不可反。六、PMU 电流极性约定在 SmarTest 中DCLDevice Component Level测量时的电流符号遵循特定约定容易混淆。基本规则以PMU 仪器引脚的角度定义电流正负正电流ISIG 0电流从 PMU 引脚流向 DUTPMU 是源负电流ISIG 0电流从 DUT 流向 PMU 引脚PMU 是汇实际例子DUT 输出高电平VOH 2.4V时DUT 向外拉出电流VSIG 2.4V → DUT 输出高电平 ISIG -ioh -0.08mA → DUT 向外源电流PMU 侧灌入负号DUT 输出低电平VOL 0.45V时DUT 向内灌电流VSIG 0.45V → DUT 输出低电平 ISIG iol 1.6mA → DUT 从外部灌电流PMU 侧源出正号DUT VCC 电源引脚正常工作时 ICC 流入 DUTVCC 5VICC 30mA → 电流从 PMU 流向 DUT正号这个约定与数据手册中 DUT 规格的极性定义一致可以直接用数据手册中的IOH、IOL值保持符号进行比较。七、差分连接单端 vs 差分为什么用差分差分连接一正一负两路信号相比单端有三大优势更低的转换时间信号不需要穿越完整的电平摆幅只需要两路信号交叉共模噪声抑制两路信号上相同的噪声通过差分计算被消除更高传输速率噪声减少使得数据率可以更高四电平驱动模式Four-level Driver Mode标准差分连接使用 VIH 和 VIL 两个电平两电平模式。四电平模式额外支持在不切换 Level Set 的情况下动态将 VIH → V3H、VIL → V3L实现第三、四电平驱动V3H VIH Δ Δ 可以是负值 V3L VIL Δ 与 V3H 有相同偏移典型应用C-PHY 等需要动态电平切换的协议测试。八、Fast Adjustment嵌入式搜索Fast Adjustment 是 SmarTest 内置的自动搜索机制用于在测试机内部快速搜索时序边沿或电平阈值的最优偏移量无需反复修改配置文件并重新 bind。搜索类型类型含义FPFail→Pass搜索左侧 Fail-to-Pass 边界PFPass→Fail搜索右侧 Pass-to-Fail 边界FPFFail→Pass→Fail搜索最大 Pass 窗口的中心最常用搜索算法三段组合Linear Search线性搜索在指定范围内等步长扫描找到最大的 FPF 眼Binary Search二分搜索可选精细化找到 F-P 和 P-F 转换点Histogram Search直方图搜索可选用误差计数法进一步精确边界典型配置// 在 spec 文件中定义 Fast Adjustment setup digInOut MY_SIGNAL { set timing myTimingSet { r1 T_receive; // 初始接收边沿位置 } fastAdjustment myFASet { searchType FPF; // 搜索中心 timing.resource receive; timing.linear.start -2ns; // 搜索起点偏移 timing.linear.steps 40; // 步数 timing.linear.stepWidth 0.1ns; timing.binary.resolution 0.01ns; } }搜索结果offset自动叠加到原始 timing/level 值上对所有引用该 FA set 的 test suite 立即生效。偏移量持久有效直到重新 activate 测试程序才清除。总结模块职责关键参数DriverAB Driver输出激励信号给 DUT也可作为终端电阻50Ω 模式vih, vil, vtComparator将 DUT 输出电压判断为 H/Lvoh, vol双阈值或 vth单阈值Driver Clamp限制 hi-Z 状态下的信号过冲/下冲vch钳位高, vcl钳位低Per-pin PMU直流测量IFVM/VFIM配合 relay 独立工作iclamp, vclampActive Load可编程电流负载为 DUT 输出提供受控电流vt/vcom, ioh, iolDifferential Receiver从差分对中提取逻辑 H/L无额外参数自动计算差分下一篇将介绍Pattern向量数据的组织结构、Sequencer 指令、以及 SOC 多核测试中的 Virtual Pattern 和 HSIO/Link Scale 概念。